Synthesis关于模块设计的建议

      一、  Maintain  Synchronous  Sub-Blocks by Registering All Outputs.

     设计的子模块应该使用寄存器输出，以便更好地优化时序。

       二、   Keep Related Logic Together in the Same Block.

        把逻辑相关的部分放在同一个模块。

        三、Separate Logic with Different Optimization Goals.

        把不同输出目的放在不同的模块。

        四、Keep Instantiated Code in Separate Blocks.

        把实例化的核放在单独的模块中。

原文：http://blog.csdn.net/angelbosj/article/details/40184433